Podczas Intel Developer Forum przedstawiono nowe informacje zarówno o architekturze Nehalem, jak i planach Intela związanych z dywersyfikacją procesorów.
Mocno podkreślano, że zmiany w architekturze są największe od 10 lat. Zastosowanie zintegrowanego kontrolera pamięci ma pozwolić na nawet sześciokrotne zwiększenie dostępnej dla procesora przepustowości pamięci. Początkowo można spodziewać się trzykrotnej poprawy, wydajność będzie się zwiększała wraz z rozwojem pamięci DDR3.
Duże nadzieje wiązane są przez Intela z powrotem do znanej technologii HyperThreading. W zamian za 5-procentowy wzrost poboru energii producent obiecuje nawet 30% większą wydajność.
Ze szczególną dumą Intel podkreślał modułowość architektury Nehalem i związaną z tym możliwość elastycznego przygotowywania produktów przeznaczonych dla poszczególnych segmentów rynkowych. Jak zdradził nam Rajech Kumar, Intel Fellow Director, Circuit & Low Power Technologies, można spodziewać się także konstrukcji pozbawionych zintegrowanego kontrolera pamięci, które będą oferowane jako przyszłe wcielenia Celerona.
Dzięki współpracy między inżynierami odpowiedzialnymi za projektowanie procesorów oraz opracowywanie technologii ich wytwarzania powstał projekt PowerGate, czyli tranzystory ze znacznie zmniejszonymi stratami energetycznymi związanymi z przełączaniem stanów oraz efektem wycieków. Pozwala to na stosowanie zaawansowanych technik oszczędzania energii.
Możliwe będzie całkowite wyłączanie niepotrzebnych chwilowo rdzeni oraz przekazywanie pozyskanego przez to marginesu TDP na zwiększenie częstotliwości pracy aktywnych rdzeni. Wszystko będzie działo się automatycznie, Intel nie ma zamiaru umożliwienia wyłączania i aktywowania rdzeni użytkownikom.
